Job description

À PROPOS D’EXEGY Exegy est un leader mondial dans les solutions intelligentes de données de marché, les systèmes de négociation avancés et les technologies conçues pour répondre aux besoins de demain. Exegy est un partenaire de confiance pour l’ensemble de l’écosystème financier mondial, notamment les acteurs du côté acheteur (buy-side) et du côté vendeur (sell-side), les bourses ainsi que les entreprises technologiques du secteur des services financiers. Ayant son siège social à Saint-Louis, aux États-Unis, et des bureaux régionaux en Amérique du Nord, au Royaume-Uni, en Europe et dans la région Asie-Pacifique, Exegy bénéficie d’une présence mondiale lui permettant d’offrir un soutien de premier ordre et des services gérés à une clientèle composée d’acteurs de premier plan des marchés financiers. SOMMAIRE DU POSTE L’équipe d’ingénierie FPGA d’Exegy conçoit et assure la maintenance de blocs HDL FPGA à ultra-faible latence ainsi que de cœurs IP réseau utilisés dans les produits Exegy et dans le kit de développement de micrologiciels nxFramework (FDK). Ces composants prennent en charge des applications accélérées par matériel destinées à d’importantes institutions financières qui évoluent dans des environnements de négociation où la performance et la latence sont critiques. Le Senior FPGA Designer joue un rôle technique clé dans la conception, l’implémentation, la vérification et l’optimisation de solutions FPGA complexes. Vous participerez à l’ensemble du cycle de développement, depuis la définition des exigences et de l’architecture jusqu’au développement RTL, au timing closure, à la validation au niveau de la carte, à l’automatisation des tests et au soutien en production. Vous fournirez également des conseils techniques aux ingénieurs moins expérimentés et collaborerez avec les architectes FPGA, les ingénieurs en logiciel ainsi qu’avec les équipes Produit et Solutions afin de livrer des conceptions haute performance, maintenables et évolutives. RESPONSABILITÉS - Concevoir, développer et assurer la maintenance de logique FPGA haute performance et de blocs HDL réutilisables destinés à des applications à ultra-faible latence - Traduire les exigences produit et techniques en conceptions FPGA détaillées, interfaces, plans d’implémentation et stratégies de vérification - Développer et effectuer des revues de code RTL en VHDL et/ou Verilog, en portant une attention particulière à la latence, au débit, à l’utilisation des ressources, à l’évolutivité et à la maintenabilité - Prendre en charge des portions importantes du cycle de développement FPGA, notamment la simulation, la synthèse, le placement-routage (place-and-route), l’analyse temporelle et le timing closure, la mise en service du matériel (hardware bring-up), les tests au niveau de la carte et le soutien aux versions de production - Implémenter et améliorer des composants réseau et des protocoles système tels que TCP, UDP, Ethernet MAC/PCS, PCIe et DMA, à différentes vitesses - Créer et maintenir des environnements de test automatisés, des tests unitaires, des suites de régression, des mesures de couverture et des outils de validation matérielle à l’aide de Python et de technologies connexes - Diagnostiquer des problèmes complexes liés à la conception, au timing, à l’intégration et à la performance à l’interface entre FPGA, matériel, micrologiciel et logiciel - Réaliser des revues de conception et de code entre pairs et contribuer à l’établissement de pratiques d’ingénierie cohérentes en matière de qualité, de documentation, de tests et de contrôle de versions - Collaborer avec les architectes FPGA afin d’évaluer les compromis de conception et de veiller à ce que les implémentations soient alignées sur l’architecture globale de la plateforme et l’orientation à long terme des produits - Encadrer les ingénieurs FPGA, partager les connaissances techniques et contribuer à l’intégration et au développement des membres de l’équipe - Collaborer avec les équipes Produit et Solutions afin de comprendre les besoins des clients et de l’entreprise, de proposer des solutions techniques pratiques et de communiquer clairement les risques, les dépendances et les compromis - Suivre l’évolution des composants FPGA, des chaînes d’outils, des technologies réseau et des techniques de conception à faible latence, et recommander des améliorations aux technologies et aux méthodes utilisées par l’équipe PROFIL RECHERCHÉ - Diplôme en génie électronique, génie électrique, génie informatique ou dans un domaine technique connexe - Généralement cinq ans ou plus d’expérience professionnelle en conception et développement FPGA, y compris la prise en charge de conceptions complexes jusqu’à leur implémentation et leur validation matérielle - Maîtrise avancée du VHDL et/ou du Verilog, ainsi que capacité à évaluer du code RTL en matière d’exactitude, de performance, de maintenabilité et d’efficacité d’utilisation des ressources - Excellente compréhension de l’ensemble du processus de développement FPGA, notamment la simulation, la synthèse, les contraintes, l’analyse temporelle statique, le timing closure, le placement-routage et le débogage sur carte - Expérience dans le développement d’interfaces réseau haute vitesse, de transfert de données ou d’interfaces système telles qu’Ethernet, TCP/UDP, MAC/PCS, PCIe et DMA - Expérience pratique des outils de développement FPGA, idéalement AMD/Xilinx Vivado, ainsi que des pratiques modernes de contrôle du code source et d’intégration continue utilisant Git et Jenkins ou des outils comparables - Expérience de l’utilisation de Python et Linux pour la vérification, l’automatisation, les tests et le dépannage - Capacité démontrée à résoudre de façon autonome des problèmes techniques complexes et à communiquer clairement avec des partenaires techniques et des équipes interfonctionnelles - Maîtrise professionnelle du français et de l’anglais, à l’oral comme à l’écrit, afin de collaborer efficacement avec les équipes et partenaires d’Exegy à l’échelle internationale ------------------------------------------------------------------------------------------------------- About Exegy Exegy is a global leader in intelligent market data, advanced trading systems, and future-proof technology. Exegy serves as a trusted partner to the complete ecosystem of the buy-side, sell-side, exchanges, and financial services technology firms around the globe. Headquartered in St. Louis with regional offices in North America, the UK/Europe and Asia Pacific, Exegy has the global footprint to deliver world-class support and managed services to its customer base of elite financial market participants. Job Summary Exegy’s FPGA engineering team creates and maintains ultra-low-latency FPGA HDL building blocks and network IP cores used across Exegy products and within the nxFramework Firmware Development Kit (FDK). These components support hardware-accelerated applications for leading financial institutions operating in performance-sensitive trading environments. The Senior FPGA Designer is a hands-on technical contributor responsible for designing, implementing, verifying, and optimizing complex FPGA solutions. You will work across the full development lifecycle, from requirements and architecture through RTL development, timing closure, board-level validation, test automation, and production support. You will also provide technical guidance to less-experienced engineers and partner with FPGA Architects, software engineers, product teams, and solution teams to deliver maintainable, high-performance designs. Responsibilities - Design, develop, and maintain high-performance FPGA logic and reusable HDL building blocks for ultra-low-latency applications - Translate product and technical requirements into detailed FPGA designs, interfaces, implementation plans, and verification strategies - Develop and review RTL using VHDL and/or Verilog, with a strong focus on latency, throughput, resource utilization, scalability, and maintainability - Own significant portions of the FPGA development lifecycle, including simulation, synthesis, place-and-route, timing analysis and closure, hardware bring-up, board-level testing, and release support - Implement and enhance networking and system protocol components such as TCP, UDP, Ethernet MAC/PCS, PCIe, and DMA at multiple speeds - Create and maintain automated test environments, unit tests, regression suites, coverage metrics, and hardware validation tools using Python and related technologies - Diagnose complex design, timing, integration, and performance issues across FPGA, hardware, firmware, and software boundaries - Conduct peer design and code reviews and help establish consistent engineering practices for quality, documentation, testing, and version control - Collaborate with FPGA Architects to evaluate design tradeoffs and ensure implementations align with broader platform architecture and long-term product direction - Mentor FPGA Engineers, share technical knowledge, and contribute to onboarding and development of team members - Partner with product and solution teams to understand customer and business needs, propose practical technical solutions, and communicate risks, dependencies, and tradeoffs - Monitor developments in FPGA devices, toolchains, networking technologies, and low-latency design techniques and recommend improvements to the team’s technology and methods Our Ideal Candidate Has: - Degree in Electronic Engineering, Electrical Engineering, Computer Engineering, or a related technical discipline - Typically 5 or more years of professional FPGA design and development experience, including ownership of complex designs through implementation and hardware validation - Advanced proficiency in VHDL and/or Verilog and the ability to assess RTL for correctness, performance, maintainability, and resource efficiency - Strong understanding of the complete FPGA development flow, including simulation, synthesis, constraints, static timing analysis, timing closure, place-and-route, and on-board debugging - Experience developing high-speed networking, data-movement, or system interfaces such as Ethernet, TCP/UDP, MAC/PCS, PCIe, and DMA - Hands-on experience with FPGA development tools, preferably AMD/Xilinx Vivado, and modern source control and CI practices using Git and Jenkins or comparable tools - Experience using Python and Linux to support verification, automation, testing, and troubleshooting - Demonstrated ability to independently solve complex technical problems and communicate clearly with both technical and cross-functional partners - Professional proficiency in English and French Preferred Qualifications - Experience designing for deterministic or ultra-low-latency systems, particularly within capital markets, electronic trading, telecommunications, or another high-performance computing environment - Experience with FPGA-based packet processing, switching, market data, or hardware acceleration platforms - Familiarity with SystemVerilog, formal verification, advanced simulation methodologies, or hardware-in-the-loop testing - Experience mentoring engineers or serving as a technical lead for a project or design area More about you: - You are energized by technically demanding problems where performance, precision, and reliability matter - You balance deep technical rigor with practical delivery and make thoughtful tradeoffs without sacrificing quality - You are comfortable working independently while actively seeking input and sharing knowledge across a collaborative engineering team - You communicate design decisions, risks, and complex technical concepts in a clear and structured manner - You are a critical thinker and continuous learner who enjoys exploring new devices, tools, and approaches - You take ownership of outcomes and remain engaged through implementation, testing, release, and troubleshooting

Requirements

Must-haves

Concevoir, développer et assurer la maintenance de logique FPGA haute performance et de blocs HDL réutilisables destinés à des applications à ultra-faible latence
Traduire les exigences produit et techniques en conceptions FPGA détaillées, interfaces, plans d’implémentation et stratégies de vérification
Développer et effectuer des revues de code RTL en VHDL et/ou Verilog, en portant une attention particulière à la latence, au débit, à l’utilisation des ressources, à l’évolutivité et à la maintenabilité
Implémenter et améliorer des composants réseau et des protocoles système tels que TCP, UDP, Ethernet MAC/PCS, PCIe et DMA, à différentes vitesses
Créer et maintenir des environnements de test automatisés, des tests unitaires, des suites de régression, des mesures de couverture et des outils de validation matérielle à l’aide de Python et de technologies connexes
Diagnostiquer des problèmes complexes liés à la conception, au timing, à l’intégration et à la performance à l’interface entre FPGA, matériel, micrologiciel et logiciel
Réaliser des revues de conception et de code entre pairs et contribuer à l’établissement de pratiques d’ingénierie cohérentes en matière de qualité, de documentation, de tests et de contrôle de versions
Encadrer les ingénieurs FPGA, partager les connaissances techniques et contribuer à l’intégration et au développement des membres de l’équipe
Diplôme en génie électronique, génie électrique, génie informatique ou dans un domaine technique connexe
Généralement cinq ans ou plus d’expérience professionnelle en conception et développement FPGA, y compris la prise en charge de conceptions complexes jusqu’à leur implémentation et leur validation matérielle
Maîtrise avancée du VHDL et/ou du Verilog, ainsi que capacité à évaluer du code RTL en matière d’exactitude, de performance, de maintenabilité et d’efficacité d’utilisation des ressources
Expérience dans le développement d’interfaces réseau haute vitesse, de transfert de données ou d’interfaces système telles qu’Ethernet, TCP/UDP, MAC/PCS, PCIe et DMA
Expérience pratique des outils de développement FPGA, idéalement AMD/Xilinx Vivado, ainsi que des pratiques modernes de contrôle du code source et d’intégration continue utilisant Git et Jenkins ou des outils comparables
Expérience de l’utilisation de Python et Linux pour la vérification, l’automatisation, les tests et le dépannage
Capacité démontrée à résoudre de façon autonome des problèmes techniques complexes et à communiquer clairement avec des partenaires techniques et des équipes interfonctionnelles
Maîtrise professionnelle du français et de l’anglais, à l’oral comme à l’écrit, afin de collaborer efficacement avec les équipes et partenaires d’Exegy à l’échelle internationale
-------------------------------------------------------------------------------------------------------
Design, develop, and maintain high-performance FPGA logic and reusable HDL building blocks for ultra-low-latency applications
Translate product and technical requirements into detailed FPGA designs, interfaces, implementation plans, and verification strategies
Develop and review RTL using VHDL and/or Verilog, with a strong focus on latency, throughput, resource utilization, scalability, and maintainability

Nice-to-haves

Experience designing for deterministic or ultra-low-latency systems, particularly within capital markets, electronic trading, telecommunications, or another high-performance computing environment
Experience with FPGA-based packet processing, switching, market data, or hardware acceleration platforms
Familiarity with SystemVerilog, formal verification, advanced simulation methodologies, or hardware-in-the-loop testing
Experience mentoring engineers or serving as a technical lead for a project or design area

Application prep

Use the role’s language and application details while tailoring your materials.

Keywords to mirror

python

Platform: ashby
Effort: quick